集成注入邏輯

自集成注入邏輯電路誕生以來,它發展迅速,極大地推動了雙極大規模集成電路的發展。它具有高集成度,功耗延遲時間積,制造工藝低,可與同一芯片上的模擬集成電路和其他數字電路相結合。它的出現標志著雙極集成電路集成和功耗的巨大突破,為雙極大規模集成電路的發展開辟了新的途徑,并受到越來越多的關注。在雙極大規模集成電路的開發中,遇到了許多困難。綜上所述,大致有三點:(1)單門電路的結構相對復雜,有許多元件。雖然經常使用一些簡化的門結構,但仍然不夠簡單; (2)需要隔離技術。在一個普通的雙極電路中,隔離占芯片面積的40-60%,這是復雜工藝的主要原因; (3)需要電阻器,這使得難以降低功耗并減小芯片面積。在開發雙極大規模集成電路的實踐中,人們逐漸意識到:(1)飽和開關電路使用共發射極晶體管作為基本開關元件。如果襯底用作發射極區,則可以省略晶體管。 (2)電路中的電阻是消耗功率和大表面積的無源元件,如更換有源元件,可以降低功耗,提高集成度; (3)積分電路中的晶體管具有寄生晶體管效應,應該最小化或消除。然而,如果寄生晶體管可以有效地用作電路設計中的組件,則可以增加集成并且可以簡化工藝。正是沿著這些路線,人們選擇了最簡單的直接耦合晶體管邏輯電路作為改進的對象,并成功開發了I2L電路。 1.集成注入邏輯電路的優點:1,雙極電路制造工藝簡單,芯片面積小,集成密度高; 2低功耗,可在低電壓和低電流下工作,更好功耗是延遲時間的乘積。 2,集成注入邏輯電路的缺點:1低速,主要原因是PNP橫向晶體管PNP電流增益低,NPN晶體管結電容較大,基極區串聯電阻較大,導致交叉流源逆變管充電放電時間較長;在圖2中,NPN晶體管的基極區域中存在少數載流子減速場(發射極區域在下方,集電極區域在上方),截止頻率低; 3I2L電路本身是飽和開關電路。晶體管內存儲的電荷過多會增加電路的切換時間。此外,IL電路具有小的邏輯擺幅,差的抗干擾能力和多個I2L邏輯電路組,并且存在注入電流可以均勻地分布在每個電路塊中的問題。 1.反相NPN管的共發射極電流增益β1增加了發射極區(N型襯底或N外延層)與基極區的雜質濃度比; 2增加了發射極區和基極區中少數載流子的壽命;減小基區的寬度;如圖4所示,使集電極結與發射極結面積之比接近15,以改善表面狀態,從而降低表面復合率。 2,基極串聯電阻rB反向使用NPN管1)對電流增益的影響β2)對輸出低電平的影響VOL 3)對傳輸時間的影響tpd 3,共基極電流增益橫向PNP管α1基區的寬度小,即注入帶到NPN管底部的間距小; 2少數修剪機的使用壽命盡可能長(因此不需要進行黃金操作); 3發射器底部區域與側面區域的比例盡可能地接地很小,因此注射條應采用窄條形; 4兩個發射器的發射比盡可能大。對于那邊,PB& gt;& gt; PC是必需的,而對于底面,Pc& gt; PB;需要圖5來改善表面狀態并降低表面復合率。